Description :

Cortus est une société Française spécialisée dans les semi-conducteurs et les systèmes embarqués, dont le siège se situe à Mauguio, dans la région de Montpellier, avec des implantations à Meyreuil (France), en Grèce et en Italie.

Cortus fournit de nombreuses solutions pour systèmes embarqués comprenant HW, SW, processeurs (dont des processeurs basés sur l’ISA RISC-V), des IP digitales et analogiques, du prototypage et des solutions de vérification dans des domaines variés tels que les cartes SIM, cartes bancaires, capteurs automotive, contrôleurs industriels, mesures intelligentes, sans-fil et appareils IoT. Les cœurs de la société Cortus sont utilisés dans des produits par plus de 50 sociétés, et des milliards de dispositifs embarquent des processeurs et IP de Cortus.

Vous rejoignez l’équipe de conception de Cortus afin de les aider dans la réalisation de diverses missions.

Profil & qualifications :

• Formation en diplôme d’ingénieur ou Master en microélectronique BAC +5
• Programmation en langage de modélisation RTL (VHDL, Verilog)
• Programmation en C/C++
• Design FPGA et ASIC
• Anglais lu, parlé ,écrit

Sujet 1. Standardisation des procédures de validation des IPs

Contexte : Aujourd’hui, les différentes IPs développées ou intégrées utilisent des procédures de compilation, de simulation et de validation qui peuvent varier d’un projet à l’autre. Cette hétérogénéité complique la maintenance, la reproductibilité et l’intégration dans les projets à grande échelle.

Objectif du stage :

• Définir un flux de validation standardisé pour les IPs
• Mettre en place un Makefile générique permettant :
• Compilation avec plusieurs simulateurs (ModelSim, Verilator, VCS)
• Vérification de style de code et linting (ex. Verilator)
• Automatisation des commandes de nettoyage et de test
• Intégrer un système permettant de détecter automatiquement les IPs manquantes ou non conformes au standard

Résultats attendus :

• Un framework simple et réutilisable pour lancer les tests
• Un guide/documentation pour les développeurs
• Une amélioration de la productivité et de la qualité des IPs

 

Sujet 2. Mise à jour de la plateforme RV-Eval

Contexte : RV-Eval est une plateforme de référence (template) utilisée comme point de départ pour construire des projets complexes autour de RISC-V. Elle permet de fournir une base commune cohérente pour le développement. Cependant, certains projets récents ont évolué indépendamment et dépassent les fonctionnalités actuelles de RV-Eval.

Objectif du stage :

• Mettre à jour RV-Eval afin qu’elle reflète l’état actuel des projets les plus avancés
• Intégrer les évolutions techniques issues de ces projets dans la plateforme
• Concevoir une plateforme plus riche et modulaire, qui puisse servir de base générique et intuitive pour le lancement de futurs projets

Résultats attendus :

• Une version modernisée de RV-Eval alignée avec les projets récents
• Une architecture claire et extensible pour faciliter l’ajout de nouvelles fonctionnalités
• Une documentation permettant aux équipes d’utiliser efficacement RV-Eval comme socle de développement

***********************

Durée du stage : 6 mois

Date de début de stage : 1^er février 2026 (selon disponibilités du candidat)

Lieu : Mauguio (34)